

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2001年11月1日(01.11.2001)

PCT

(10) 国際公開番号 WO 01/82062 A1

垣生2丁目10-5 Ehime (JP). 大道光昭 (OMICHI, Mitsuaki) [JP/JP]; 〒799-1301 愛媛県東予市三芳1180-19

(75) 発明者/出願人 (米国についてのみ): 岡部吉正 (OK-ABE, Yoshimasa) [JP/JP]; 〒792-0872 愛媛県新居浜市

(74) 代理人: 東島隆治(HIGASHIMA, Takaharu); 〒530-0001 大阪府大阪市北区梅田3丁目2-14 大弘ビル 東島

(51) 国際特許分類7:

(72) 発明者; および

Ehime (JP).

(21) 国際出願番号:

PCT/JP01/03376

G06F 9/06, 1/00

(22) 国際出願日:

2001年4月19日(19.04.2001)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2000-124913

2000年4月25日(25.04.2000)

(81) 指定国 (国内): CN, ID, KR, SG, US.

特許事務所 Osaka (JP).

添付公開書類:

国際調査報告書


(71) 出願人 (米国を除く全ての指定国について): 松下電 器産業株式会社 (MATSUSHITA ELECTRIC INDUS-TRIAL CO., LTD.) [JP/JP]; 〒571-8501 大阪府門真市

大字門真1006番地 Osaka (JP).

2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: ELECTRONIC DEVICE AND PRODUCTION METHOD THEREFOR

(54) 発明の名称: 電子装置及びその製造方法



(57) Abstract: An electronic device capable of efficiently writing data into an EEPROM and providing the least possibility of data, stored in the EEPROM, of being rewritten on the market; and a production method therefor. The production method for the electronic device which has a substrate having a separable area and being provided with a central processing unit, an electrically rewritable, non-volatile storage element, and a connector in the area, and which directly controls the internal circuit of the central processing unit with the above area kept separated to prohibit data from being written into the storage element, the method being characterized by comprising a writing step of connecting an external device to the connector to directly control the internal logical circuit and writing data into the storage element, and the step of separating the area after the writing step.



(57) 要約:

1

明細書

電子装置及びその製造方法

技術分野

本発明は、 I E E E s t d 1 1 4 9 . 1 - 1 9 9
0 S t a n d a r d T e s t A c c e s s P o
r t a n d B o u n d a r y - S c a n A r c h
i t e c t u r e 規格等に対応する中央演算処理装置に
よって制御される電子装置に関するものであって、特に、記憶素子に格納しているデータ(中央演算処理装置の動作プログラム、暗号キー、及び顧客識別子(ユーザ I D
コード)等を含む。)の不正改造防止に関するものである。

背景技術

現在、情報機器や家電機器をはじめとする電子装置の多くは、その制御の中心に中央演算処理装置(以下、CPUを用いて電子装置を制御するためにはCPUを動作させるプログラムが必要不可欠である。CPUの種類によってはCPU内部にこのプログラムを格納できるものもあるが、主には電子装置の開発効率や製造効率及び保守の面でCPU外部に読み出し専用記憶素子(以下、ROMと言う)を設け、ROMにプログラムを格納している。

同様に、ROMに暗号キー(復号キーを含む。)又は顧客識別子等のデータを格納する場合もある。

ROMは不揮発性の記憶素子であって、特に記憶されている情報の書き換えが電気信号のみによって可能なもの(以下、EEPROMと言う。例えばフラッシュメモリ、及びELECTRICALLY ERASABLEAND PROGRAMMABLE ROM等を含む。)が主に用いられている。

「不揮発性の記憶素子」は、電源がなくても記憶の維持が可能な素子を意味する。

EEPROMにデータ(CPUのプログラム、並びに顧客識別子及び復号化鍵等のコード等を含む。)を格納しておけば容易にデータの書き換えが可能となり製造てが向上でき、また電子装置の保守目的でデータのと言う利点がある。反面、EEPROMの仕様は公にことの第三者によって不正にプロクラムでき電子装置の製造者を始め社会に対したがある。

特に、CPUがIEEE1149規格に対応する素子である場合、外部装置を当該CPUに接続し、外部装置を通じてCPUの内部論理回路を直接制御してEEPROMのデータを書き換えることが出来る可能性がある。

IEEE1149規格は、半導体装置(大規模集積回路装置及び中央演算装置を含む。)のテスト回路に関す

る規格である。 I E E E I 1 4 9 規格に対応する素子 (半導体装置) は、素子単体のテスト又は素子を含む回路プロックのテスト(主として、故障の有無の判断及び故障個所の特定のためのテスト) のために、 5 個のテスト入出力端子(テストアクセスポート) を有する。

素子等のテストをする際には、例えば、外部装置を素子のテスト入力端子に接続し、外部装置から前記テスト入力端子にテスト用の入力信号を入力し、前記入力信号を外では前記入力信号を処理した信号を素子の出力端子(通常の出力端子又はテスト出力端子)から出力させる。出力された信号と期待された信号とを比較することにより、素子等の故障の有無及び故障個所を診断出来る。

又、IEEEI1149規格に対応するCPUのテスト 入出力端子に外部装置を接続し、外部装置を通じてCP Uの内部論理回路を直接制御してEEPROMにデータ を書き込むことが出来る。

電子装置を製造する上で、この方法によるEEPROMへのデータ書き込み工程を導入することにより、市販されているPROMライターを使用してEEPROMにデータを書き込んでいた従来の方法よりも効率の良い電子装置の製造を実現できる。

しかし、これを悪用して、市場でIEEE1149規格に対応するCPUのテスト入出力端子に外部装置を接続し、外部装置を通じてCPUの内部論理回路を直接制御してEEPROMにデータを書き換える不正な改造が

行われる恐れがある。

例えば、衛星放送等において顧客ごとに固有のデータを付与する場合があり、受信装置等は、当該固有のデータを内蔵するEEPROMに記憶することが出来る。 固有のデータは、顧客識別子(個々の顧客ごとに付与する固有の識別コード、及び顧客が所有する受信装置ごとに付与する固有の識別コードを含む。)、復号鍵、及び暗証番号を含む。

CPUは、EEPROMに記憶した固有のデータ(例えば、顧客識別子)を用いて月々の視聴料を支払う。しかし、例えば、EEPROMに記録している固有のデータに書き換えることにより、マはEEPROMに書き込まれているプログラムを書き込まれているプログラムを書き込む、実際の視聴時間と無関係にグラムを書き込む。)、視聴料の支払いを逃れようとする犯罪が発生する可能性がある。

そこで、このような犯罪を防止するために、EEPR OMのデータ(CPUのプログラム等を含む。)の不正 な改造(書き換え)を防止する手段が要望される。

EEPROMのデータの不正改造を防止する手段を有する従来の電子装置を図6を用いて説明する。

図6に示す電子装置の用途は任意であるが、例えば、衛星放送の受信装置、携帯電話等である。図6には、EEPROMへのデータの書き込み又は読み出しに関する

ブロックのみを記載する。

図6において、107は電子装置を制御するCPU、 8 は C P U の プ ロ グ ラ ム 等 の デ ー タ を 格 納 し て い る E E P R O M 、 1 0 1 はプログラム書き換えのための外部装 置(図示しない)を接続するための電気式あるいは光式 のコネクタ、102はコネクタ101から入力された信 号を入力するインターフェイス部である。105は、予 め電子装置固有の暗証番号が記憶され、半田等で取り外 しができないように実装され、かつ記憶データの書き換 えが不可能な記憶素子(以下、パスワードROMと言 う) である。104はコネクタ101及びインターフェ イス部102を通して入力された暗証番号とパスワード ROMに記憶された暗証番号を照合比較し、一致した場 合のみプログラム書き換え許可信号を出力する照合回路 で あ る 。 1 0 3 は E E P R O M 8 の 書 き 換 え 制 御 信 号 及 びプログラムデータの通過を制御するゲート回路である。 つぎにプログラムを書き換える動作について説明する。 E E P R O M 8 に 格 納 さ れ た プ ロ グ ラ ム の 書 き 換 え が 必 要になった場合、コネクタ101にプログラム書き換え 装置(外部装置)を接続する。プログラム書き換え装置 には暗証番号と新しいプログラム及びEEPROMを書 き換えるために必要な制御命令が格納されている。まず プログラム書き換え装置よりプログラム書き換え開始命 令が入力され、この命令によってCPU107等は通常 の動作を停止しEEPROM8の記憶データの書き換え

が可能な状態になる。

つぎに照合回路104はインターフェイス部102を 介してプログラム書き換え装置より入力された暗証番号 と、パスワードROM105から読み出した暗証番号を 照合する。この2つの暗証番号が完全に一致した場合に 限 り 照 合 回 路 1 0 4 は ゲ ー ト 回 路 1 0 3 に 対 し プ ロ グ ラ ム書き換え許可信号を出力する。ゲート回路103はプ ログラム書き換え許可信号に従い、インターフェイス部 1 0 2 を介して入力されるEEPROM8の書き換え制 御信号及びプログラムデータを通過させる。EEPRO M8のプログラムの書き換えが行われる。プログラム書 き換え動作が完了すると、プログラム書き換え装置はイ ンターフェイス部102を介してCPU107に対して 書き換え完了命令を出力する。CPU107はこの命令 によって電子装置の初期化を実行した後、EEPROM 8に格納された新たなプログラムに従い電子装置の制御 を開始する。

しかしながら近年、IEEE std 1149.1
- 19990 Standard Test Access
s Port and Boundary-Scan
Architecture 規格(以下、通称名称のJT
Architecture 規格(以下、通称名称のJT
AG規格と言う)対応のCPUが使われるようになって
きている。CPUがJTAG規格対応素子であった場合、
外部から直接CPUの内部論理回路を制御し、CPUを
介してEEPROM8に格納されたプログラムを改造す

ることが可能であるために、従来のプログラム不正改造防止システムでは改造防止が不十分である。`

JTAG規格対応素子は内部にバイパスレジスタ及び命令レジスタ等からなるJTAGレジスタ5(オプションとして、内部スキャンレジスタ及びIDCODEレジスタを含むことが出来る。)と、JTAGレジスタ5を制御するTAPコントローラ6、及び各端子3と内部論理回路2の間に配置されたシフトレジスタであるセル4を備えている。

セル4は、内部論理回路2の出力データ(ノーCPU

1 の入力端子 3 を含む。)又は隣接するセル 4 から伝送されるテストデータを選択的に入力する。又、セル 4 の出力データは、内部論理回路 2 (J-CPU 1 の出力端子 3 を含む。)又は隣接するセル 4 に伝送される。

通常の動作時には(テストモードでないとき)、J-CPU1の入力端子3から入力された入力データは各セル4を通過してそのまま内部論理回路2に伝送され、内部論理回路2の出力データは、各セル4を通過してそのままJ-CPU1の出力端子3から出力される。

テストモードにおいては、入力端子から入力された入力データに代えて、TAP7から入力した信号をセル4を通じて内部論理回路2に伝送することが出来る。又、内部論理回路2の出力データに代えて、TAP7から入力した信号をセル4を通じて出力端子3から出力することが出来る。

TAPコントローラ6は、TMS端子から入力される 入力シーケンスに従ってテスト回路全体の種々の動作を 制御する。

JTAG規格対応の素子はTAP7に接続した外部装置によってセル4を通過する各信号(端子3の各入出力信号)を監視したり、任意のデータを内部論理回路2に入力することができる。

例えば、外部装置から伝送されたテスト入力データを TDI端子に入力し、複数のセル4により構成されるシ リアルシフトレジスタを直列駆動する(クロック信号は TCK端子に入力する。)。これにより、テスト入力データは各セル4に送られる。次に、各セル4の出力データを内部論理回路2(J-CPU1の出力端子3を含む。)に出力する。以上のようにテスト入力データを内部論理回路2(J-CPU1の出力端子3を含む。)に直接入力することが出来る。

同様に、内部論理回路2の出力データ(J-CPU1の入力端子3を含む。)をセル4にラッチして、複数のセル4により構成されるシリアルシフトレジスタを直列駆動し、TD〇端子から前記出力データを出力することが出来る。

つまり J - C P U 1 は外部装置を接続して最大 5 本の信号線を制御することにより、外部装置から直接 J - C P U 1 の内部論理回路 2 を制御することが可能となる。これにより、 J - C P U 1 等の素子又は電子装置のテストが容易になるという利点がある。

図7はJ- CPU1を用いた電子装置のシステムを示す図であり、図7において9はJ- CPU1のTAP7を外部装置と接続するためのJTAGコネクタ、108はRAM(電子装置を動作させるために一時的に記憶する必要があるデータ等を記憶する読み書き可能な記憶素子)、110はJ- CPUとEEPROM8やRAM108等を接続する信号母線(以下、バスと言う)である。バス110には109で示すEEPROM8やRAM1

実際の回路は他にも多数の電子部品を含むが、記載を省略している。

J-CPUを有する従来の電子装置は、J-CPUに JTAGデバッカと呼ばれる外部装置を接続することで外部よりJ-CPUの内部論理回路を直接制御でき、プログラム等のデータが格納されているEEPROMを含む全素子にアクセスできるため、開発効率の向上や製造 段階での検査及びプログラムの書込み時間の短縮を図ることが出来るという利点があった。

しかしその反面、このJTAGデバッカを使用して第三者が不正に従来の電子装置のEEPROMのデータを書き換えることが出来るという問題があった。

本発明は、効率の良い電子装置の製造方法を実現し、かつ製造された電子装置のEEPROMに記憶されたデータが市場で書き換えられる恐れが非常に小さな電子装置の製造方法を実現することを目的とする。

又、本発明は、効率の良い製造が可能な電子装置を実現し、かつEEPROMのデータを市場で書き換えられる恐れが非常に小さな電子装置を実現することを目的とする。

発明の開示

本発明の請求項1に記載の発明は、切り離し可能な領域を有する基板であって、中央演算処理装置と、電気的書き換え可能な不揮発性の記憶素子と、前記領域に取り

本発明の電子装置の製造方法は、外部装置(例えばJTAGデバッカ)によってCPUの内部論理回路を直接制御して効率よくEEPROMにデータ(プログラム等を含む。)を書き込み、その後、コネクタを含む領域を切り離す。

本発明により、工場で電子装置を製造する時には、、JTAGデバッガ等の外部装置を使用して、効率よどに関リーの内部回路を直接制御して、効率はきたりの内部回路を直接制御して、効率を書き込むのが出来る。EEPROMへのデータの書き換えて第3者が電子装置にJTAGデバッガ等の外部装置で第3者が電子装置にJTAGデバッガ等の外部装定接続し、不正に内部のEEPROMのデータを書き換えることを出来なくする。

例えば基板上の抵抗素子を取り外すことによりEEP

ROMへの書き込みを出来なくする方法も考えられるが、もし第3者がこのことを知れば、代わりの抵抗素子を半田付けすることにより容易にEEPROMへの書き込みを可能に出来るという問題がある。これに対して、基板の領域を切り離してあることを第3者が知っても実際に修復してEEPROMへの書き込みを可能にすることは極めて困難である。

本発明は、効率の良い電子装置の製造方法を実現し、かつ製造された電子装置のEEPROMに記憶されたデータが市場で書き換えられる恐れが非常に小さな電子装置の製造方法を実現するという作用を有する。

「電子装置」の種類、用途等は任意である。例えば、衛星放送等種々の放送の受信機、及び携帯電話等の家庭用の電子機器の他、コピー機等の業務用の電子機器も含む。

「切り離し可能な領域」とは、任意の方法により基板から分離可能な領域の意味である。例えば、基板の一面又は両面にV字型の溝を掘り、外部から力を加えることにより当該溝のところで当該領域を切り離すことが出来る基板である。

又、例えば、シアにより切り離し可能な領域を境界線に沿って切断することも含む。この場合は、境界線上に部品がないこと、境界線に沿って切断した後にも、前記

基板が正常に動作すること等が、「切り離し可能」である条件である。

「中央演算処理装置の内部回路を直接制御して」とは、CPUを通常のプログラム(ソフトウエア)動作以外の方法で制御することを意味する。例えば、JTAG規格に対応するJ-CPUをTAPを通じて直接制御することである。

又、スキャンデザイン回路を具備するCPUを、当該スキャンデザイン回路を通じて直接制御することを含む。 又、クロスチェック回路をを具備するCPUを、当該クロスチェック回路(プローブ線ドライバ及びセンス線レシーバ)を通じて直接制御することを含む。

例えば、通常のソフトウエアにより動作している C P Uと外部装置との間でハンドシェイク等の方法によりデータを伝送する方法は、含まれない。

「前記領域を切り離した状態において前記中央演算処理装置の内部回路を直接制御して前記記憶素子にデータを書き込むことが出来ない」とは、例えば、切り離されたコネクタ以外のコネクタを利用することによって、中央演算処理装置の内部回路を直接制御することが出来ないことを含む。

「データ」は、中央演算処理装置の動作プログラム、暗号キー、顧客識別子(ユーザIDコード)、及び暗証番号等を含む。

本発明の請求項4に記載の発明は、切り離し可能な領

域を有する基板であって、中央演算処理装置と、電気的 書き換え可能な不揮発性の記憶素子と、コネクタと、 な く と も 1 本 の 前 記 コ ネ ク タ の 端 子 と 少 な く と も 1 本 の 前記中央演算処理装置の端子とを接続する中継装置と、 前記領域が切り離されているか否かを検出する検出装置 とを備えた基板を有し、かつ前記領域を切り離した状態 において、前記検出装置の出力信号に基づいて前記中継 装置が前記コネクタの端子と前記中央演算処理装置の端 子 と を 接 続 す る 少 な く と も 1 本 の 接 続 線 を 遮 断 し て い る 故に前記中央演算処理装置の内部回路を直接制御して前 記記憶素子にデータを書き込むことが出来ない電子装置 の製造方法であって、前記コネクタに外部装置を接続し て前記中央演算処理装置の内部論理回路を直接制御し、 前記記憶素子にデータを書き込む書き込みステップと、 前記書き込みステップの後に、前記領域を切り離す切り 離しステップと、を有することを特徴とする電子装置の 製造方法である。

本発明の電子装置の製造方法は、外部装置(例えば J T A G デバッカ)によって C P U の内部論理回路を直接制御して効率よく E E P R O M にデータ (プログラム等を含む。)を書き込み、その後、領域を切り離す。

本発明により、工場で電子装置を製造する時には、JTAGデバッガ等の外部装置を使用してCPU(例えばJ-CPU)の内部回路を直接制御して、効率よくEEPROMにデータ(プログラム等を含む。)を書き込む

ことが出来、又故障個所の検出等を迅速かつ的確に行うことが出来る。EEPROMへのデータの書き込みを完了後、前記領域を切り離すことにより、市場で第3者が電子装置にJTAGデバッガ等の外部装置を接続し、不正に内部のEEPROMのデータを書き換えることを出来なくする。

基板の領域を切り離してあることを第3者が知っても実際に修復してEEPROMへの書き込みを可能にすることは極めて困難である。

本発明は、効率の良い電子装置の製造方法を実現し、かつ製造された電子装置のEEPROMに記憶されたデータが市場で書き換えられる恐れが非常に小さな電子装置の製造方法を実現するという作用を有する。

中継装置は、例えばJTAG対応のCPUのTD:I端子とコネクタの端子とを接続する接続線を遮断している故に、JTAGデバッガ等の外部装置をコネクタに接続し、前記中央演算処理装置の内部回路を直接制御して前記記憶素子にデータを書き込むことが出来ない。

本発明の請求項6に記載の発明は、切り離し可能な領域を有する基板であって、中央演算処理装置と、電気的書き換え可能な不揮発性の記憶素子と、コネクタと、少なくとも1本の前記コネクタの端子と少なくとも1本の前記中央演算処理装置の端子とを接続する中継装置と、スクランブル装置と、前記領域が切り離されているか否かを検出する検出装置とを備えた基板を有し、かつ、前

記領域を切り離していない状態において、前記記憶素子 から読み出したデータを前記スクランブル装置によって デスクランブルし、デスクランブルしたデータを前記中 央演算処理装置に伝送することが出来るとともに、前記 コネクタに外部装置を接続することによって前記中央演 算処理装置の内部論理回路を直接制御して前記中央演算 処理装置から前記スクランブル装置にデータを出力し、 前記スクランブル装置は前記中央演算処理装置の出力デ ータをスクランブルし、スクランブルしたデータを前記 記憶素子に書き込むことが出来、前記領域を切り離した 状態において、前記記憶素子から読み出したデータを前 記スクランブル装置によってデスクランブルし、デスク ランブルしたデータを前記中央演算処理装置に伝送する ことが出来るとともに、前記検出装置の出力信号に基づ いて、前記スクランブル装置が前記記憶素子にデータを 書き込むことが出来ない、電子装置の製造方法であって、 前記コネクタに前記外部装置を接続することによって前 記中央演算処理装置の内部論理回路を直接制御して前記 中央演算処理装置から前記スクランブル装置にデータを 出力し、前記スクランブル装置は前記中央演算処理装置 の出力データをスクランブルし、スクランブルしたデー 夕を前記記憶素子に書き込む書き込みステップと、前記 書き込みステップの後に、前記領域を切り離す切り離し ステップと、を有する、ことを特徴とする電子装置の製 造方法である。

本発明の電子装置の製造方法は、外部装置(例えばJTAGデバッカ)によってCPUの内部論理回路を直接制御して効率よくEEPROMにデータ(プログラム等を含む。)を書き込み、その後、領域を切り離すことにより、EEPROMの書き換えを出来なくする。

本発明により、工場で電子装置を製造する時には、JTAGデバッガ等の外部装置を使用してCPU(例えばJ-CPU)の内部回路を直接制御して、効率よくとEPROMにデータ(プログラム等を含む。)を書き込むことが出来、又故障個所の検出等を迅速かつ的確に行うことが出来る。EEPROMへのデータの書き込み電子装置にJTAGデバッガ等の外部装置を接続し、不正に内部のEEPROMのデータを書き換えることを出来なくする。

基板の領域を切り離してあることを第3者が知っても実際に修復してEEPROMへの書き込みを可能にすることは極めて困難である。

第3者はスクランブルの方法が分からないため、EE PROMを取り外して、PROMライター等を使用して データを書き換える方法によって、電子装置を不法に改 造することが出来ない。

本発明は、効率の良い電子装置の製造方法を実現し、かつ製造された電子装置のEEPROMに記憶されたデータが市場で書き換えられる恐れが非常に小さな電子装

置の製造方法を実現するという作用を有する。

「記憶素子にデータを書き込むことが出来ない」ようにする方法は任意である。例えば、J-CPUとEEPROMとを接続する線を遮断する。全ての線を遮断してもよく、又は例えばライトストローブ信号の線だけを遮断してもよい。又、EEPROMのチップセレクト端子をディスエーブルにしてもよい。

本発明の請求項10に記載の発明は、切り離し可能な 領域を有する基板であって、中央演算処理装置と、電気 的書き換え可能な不揮発性の記憶素子と、コネクタと、 スクランブル装置と、前記領域が切り離されているか否 かを検出する検出装置とを備えた基板を有し、かつ、前 記領域を切り離していない状態において、前記記憶素子 から読み出したデータを前記スクランブル装置によって ・第 1 のスクランブルパターンでデスクランブルし、デス クランブルしたデータを前記中央演算処理装置に伝送す ることが出来るとともに、前記コネクタに外部装置を接 続することによって前記中央演算処理装置の内部論理回 路を直接制御して前記中央演算処理装置から前記スクラ ンプル装置にデータを出力し、前記スクランブル装置は 前記中央演算処理装置の出力データを第1のスクランブ ルパターンでスクランブルし、スクランブルしたデータ を前記記憶素子に書き込むことが出来、前記領域を切り 離した状態において、前記検出装置の出力信号に基づい て、前記記憶素子から読み出したデータを前記スクラン

ブル装置によって第1のスクランブルパターンでデスク ランブルし、デスクランブルしたデータを前記中央演算 処理装置に伝送することが出来るとともに、前記コネク 夕に前記外部装置を接続することによって前記中央演算 処理装置の内部論理回路を直接制御して前記中央演算処 理装置から前記スクランブル装置にデータを出力し、前 記スクランプル装置は前記中央演算処理装置の出力デー タを第2のスクランブルパターンでスクランブルし、ス クランブルしたデータを前記記憶素子に書き込むことが 出来る、電子装置の製造方法であって、前記コネクタに 前記外部装置を接続することにようて前記中央演算処理 装置の内部論理回路を直接制御して前記中央演算処理装 置から前記スクランブル装置にデータを出力し、前記ス クランブル装置は前記中央演算処理装置の出力データを 第 1 のスクランブルパターンでスクランブルし、スクラ ンブルしたデータを前記記憶素子に書き込む書き込みス 前記書き込みステップの後に、前記領域を切 り離す切り離しステップと、を有する、ことを特徴とす る電子装置の製造方法である。

本発明の電子装置の製造方法は、外部装置(例えばJTAGデバッカ)によってCPUの内部論理回路を直接制御して効率よくEEPROMにデータ(プログラム等を含む。)を書き込み、その後、領域を切り離すことにより、EEPROMの書き換えを困難にする。

本発明により、工場で電子装置を製造する時には、」

ことは極めて困難である。

第3者は第1のスクランブルパターンを知らないため、 EEPROMを基板から外して、PROMライター等を 用いて直接データをEEPROMに書き込むことが出来 ない。

は動作しない。

好ましくは、秘密の操作を行うことにより(例えば、 第2の領域を基板から切り離すこと、又は特定の抵抗素 子を外すこと等)、スクランブル装置が第2のスクラン ブルパターンによりデスクランブルするようになる。

何らかの理由によりEEPROMのデータを書き換える必要が発生した場合に、製品に外部議では路を接続さた場の内部論理回路を活動である。「一タを書き換えて前記中央演算の内部語にはずったが出まる。「一タは第2のスクランガルされば、スクランブルするより、電子装置は正常に動作する。

本発明は、効率の良い電子装置の製造方法を実現し、かつ製造された電子装置のEEPROMに記憶されたデータが市場で書き換えられる恐れが非常に小さい電子装置の製造方法を実現するという作用を有する。

又、本発明は、製造された電子装置のEEPROMに記憶されたデータを後で書き換えることが出来る電子装置の製造方法を実現するという作用を有する。

本発明の請求項19に記載の発明は、前記中央演算処理装置はIEEE1149規格に対応した素子である、ことを特徴とする請求項1から請求項18のいずれかの請求項に記載の電子装置の製造方法である。

IEEE I 1 4 9 規格に対応した素子は、外部装置を TAPに接続することにより、CPUの内部論理回路を 直接制御することが出来る。

本発明は、IEEEI1149規格に対応した回路を利用して効率良くデータをEEPROMに記録し、効率の良い電子装置の製造方法を実現するとともに、製造された電子装置のEEPROMに記憶されたデータが市場で書き換えられる恐れが非常に小さな電子装置の製造方法を実現するという作用を有する。

IEEE1149規格とは、IEEE std 1149.1-1990 Standard Test Access Port and Boundary-Scan Architecture及びその改訂規格 (将来の改訂を含む。)を意味する。

本発明の電子装置は、外部装置(例えばJTAGデバッカ)によってCPUの内部論理回路を直接制御して効率よくEEPROMにデータ(プログラム等を含む。)を書き込むことが出来、かつその後コネクタを含む領域を切り離すことにより、EEPROMのデータの書き換えを防止できる電子装置である。

本発明により、工場で電子装置を製造する時には、JTAGデバッガ等の外部装置を使用してCPU(例えぼJ-CPU)の内部回路を直接制御して、効率よさら込む。)を書き込むことが出来、又故障個所の検出等を迅速かつ的確に行うことが出来る。EEPROMへのデータの書き込むで第3者が電子装置にJTAGデバッガ等の外部装置を接続し、不正に内部のEEPROMのデータを書き換えることを出来なくする。

基板の領域を切り離してあることを第3者が知っても実際に修復してEEPROMへの書き込みを可能にすることは極めて困難である。

本発明は、効率の良い製造が可能な電子装置を実現し、かつEEPROMに記憶されたデータが市場で書き換えられる恐れが非常に小さな電子装置を実現するという作用を有する。

本発明の請求項21に記載の発明は、切り離し可能な領域を有する基板であって、中央演算処理装置と、電気

本発明の電子装置は、外部装置(例えばJTAGデバッカ)によってCPUの内部論理回路を直接制御して効率よくEEPROMにデータ(プログラム等を含む。)を書き込むことが出来、かつその後領域を切り離すことにより、EEPROMのデータの書き換えを防止できる電子装置である。

本発明により、工場で電子装置を製造する時には、JTAGデバッガ等の外部装置を使用してCPU(例えばJ-CPU)の内部回路を直接制御して、効率よくEEPROMにデータ(プログラム等を含む。)を書き込む

ことが出来、又故障個所の検出等を迅速かつ的確に行うことが出来る。 EEPROMへのデータの書き込みを完了後、前記領域を切り離すことにより、市場で第3者が電子装置にJTAGデバッガ等の外部装置を接続し、不正に内部のEEPROMのデータを書き換えることを出来なくすることが出来る。

基板の領域を切り離してあることを第3者が知っても実際に修復してEEPROMへの書き込みを可能にすることは極めて困難である。

本発明は、効率の良い製造が可能な電子装置を実現し、かつEEPROMに記憶されたデータが市場で書き換えられる恐れが非常に小さな電子装置を実現するという作用を有する。

本発明の電子装置は、外部装置(例えばJTAGデバッカ)によってCPUの内部論理回路を直接制御して効率よくEEPROMにデータ(プログラム等を含む。)を書き込むことが出来、かつその後領域を切り離すことにより、EEPROMのデータの書き換えを防止できる電子装置である。

本発明により、工場で電子装置を製造する時には、JTAGデバッガ等の外部装置を使用してCPU(例えばJ-CPU)の内部回路を直接制御して、効率よくEEPROMにデータ(プログラム等を含む。)を書き込むことが出来、又故障個所の検出等を迅速かつ的確に行うことが出来る。EEPROMへのデータの書き込みを完了後、領域を切り離すことにより、市場で第3者が電子

装置にJTAGデバッガ等の外部装置を接続し、不正に内部のEEPROMのデータを書き換えることを出来なくする。

基板の領域を切り離してあることを第3者が知っても実際に修復してEEPROMへの書き込みを可能にすることは極めて困難である。

第3者は第1のスクランブルパターンを知らないため、 EEPROMを基板から外して、PROMライター等を 用いて直接データをEEPROMに書き込むことが出来 ない。

本発明は、効率の良い製造が可能な電子装置を実現し、かつEEPROMのデータが市場で書き換えられる恐れが非常に小さな電子装置を実現するという作用を有する。

ら前記スクランブル装置にデータを出力し、前記スクラ ンブル装置は前記中央演算処理装置の出力データを前記 第1のスクランブルパターンでスクランブルし、スクラ ンブルしたデータを前記記憶素子に書き込むことが出来、 前記領域を切り離した状態において、前記記憶素子から 読み出したデータを前記スクランブル装置によって前記 第1のスクランブルパターン又は前記第1のスクランブ ルパターンと異なるスクランブルパターンである第2の スクランブルパターンでデスクランブルし、デスクラン ブルしたデータを前記中央演算処理装置に伝送すること が出来るとともに、前記コネクタに前記外部装置を接続 することによって前記中央演算処理装置の内部論理回路 を直接制御して前記中央演算装置から前記スクランブル 装置にデータを出力し、前記スクランブル装置は前記中 央演算処理装置の出力データを前記第2のスクランブル パターンでスクランブルし、スクランブルしたデータを 前記記憶素子に書き込むことが出来る、ことを特徴とす る電子装置である。

本発明の電子装置は、外部装置(例えばJTAGデバッカ)によってCPUの内部論理回路を直接制御して効率よくEEPROMにデータ(プログラム等を含む。)を書き込むことが出来、かつその後領域を切り離すことにより、EEPROMのデータの書き換えを防止できる電子装置である。

本発明により、工場で電子装置を製造する時には、」

TAGデバッガ等の外部装置を使用してCPU(例えば J-CPU)の内部回路を直接制御して、効率よくEE PROMにデータ(プログラム等を含む。)を第1のス クランブルパターンでスクランブルして書き込むことが 出来、又故障個所の検出等を迅速かつ的確に行うことが 出来る。

29

第3者は第1のスクランブルパターンを知らないため、 EEPROMを基板から外して、PROMライター等を 用いて直接データをEEPROMに書き込むことが出来 ない。

「前記領域を切り離した状態において、前記記憶素子で読み出したデータを前記スクランプルを発置にカラクランプルリンのスクランプルルする電子を置いて、カランプルパターンでデスクランプルカランプルパターンでデスクランプルパターンでデスクランプルオる電子を置き合む。

前記領域を切り離した状態において、前記記憶素子から読み出したデータを前記スクランブル装置によって前記第1のスクランブルパターンでデスクランブルする本発明の電子装置は、下記の作用を有する。

工場で効率よくEEPROMにデータを書き込んで製造された電子装置を、前記領域を切り離して出荷する。第1のスクランブルパターンでスクランブルされているEEPROMのデータは、第1のスクランブルパターンでデスクランブルされる。従って、電子装置は正常に動作する。

第3者が市場にある製品に外部装置を接続することによって前記中央演算処理装置の内部論理回路を直接込処理技置の内部装置が入力したデータを記憶素子に書う処理装置の出力データを第2のスクランブルを前記に分からスクランブルをデータを読み出して第1のスクランブルパターにより電子を読み出して第1のスクランブルパターを記したデータを読み出して第1のスクランブルパターを記したデータは動作しない。

基板の領域を切り離してあることを第3者が知っても実際に修復してEEPROMへの書き込みを可能にすることは極めて困難である。

これにより、本発明は、EEPROMのデータの書き換えが困難な電子装置を実現するという作用を有する。

前記領域を切り離した状態において、前記記憶素子から読み出したデータを前記スクランブル装置によって前記第2のスクランブルパターンでデスクランブルする本発明の電子装置は、下記の作用を有する。

工場で効率よくEEPROMにデータを書き込んで製造された電子装置を、前記領域を切り離すことなく出荷する。第1のスクランブルパターンでスクランブルされているEEPROMのデータは、第1のスクランブルパターンでデスクランブルされる。従って、電子装置は正常に動作する。

基板の領域を切り離してあることを第3者が知っても実際に修復してEEPROMへの書き込みを可能にすることは極めて困難である。

第3者は第1のスクランブルパターンを知らないため、 EEPROMを基板から外して、PROMライター等を 用いて直接データをEEPROMに書き込むことが出来 ない。

EEPROMのデータは、何度でも書き換えることが出来る。第1のスクランブルパターンでスクランブルされたデータがEEPROMに書き込まれ、EEPROMから読み出されたデータが第1のスクランブルパターンでデスクランブルされる。従って、例えば、視聴者の毎月の視聴記録等のデータを記録することが出来る。

もし、第1のスクランブルパターンが第3者に漏洩し、 EEPROMが不正に書き換えられた(EEPROMを 基板から外して、PROMライター等を用いて不正なデータを直接EEPROMに書き込む場合を想定する。) 場合には、前記領域を切り離す。これにより、スクランブルパターンが第1のスクランブルパターンから第2の スクランブルパターンに変更される。電子装置は前記領域を切り離す前と変わらない機能を有し、かつ第3者に対する秘密を回復することが出来る。

即ち、EEPROMのデータは、何度でも書き換えることが出来る。第2のスクランブルパターンでスクランブルパターンでスクランブルされたデータが第2のスクランブルパターンでデスクランブルされる。従って、例えば、視聴者の毎月の視聴記録等のデータを記録することが出来る。又、第3者は、第2のスクランブルパターンを知らない。

これにより、本発明は、EEPROMのデータの書き換えが困難な電子装置を実現するという作用を有する。

記コネクタに外部装置を接続することによって前記中央 演算処理装置の内部論理回路を直接制御して前記中央演 算処理装置から前記スクランブル装置にデータを出力し、 前記スクランブル装置は前記中央演算処理装置の出力デ ータを前記第1のスクランブルパターンでスクランブル し、スクランブルしたデータを前記記憶素子に書き込む ことが出来、前記第1の領域を切り離しかつ前記第2の 領域を切り離していない状態において、前記記憶素子か ら読み出したデータを前記スクランブル装置によって前 記 第 1 の ス ク ラ ン ブ ル パ タ ー ン で デ ス ク ラ ン ブ ル し 、 デ スクランブルしたデータを前記中央演算処理装置に伝送 することが出来るとともに、前記コネクタに前記外部装 置を接続することによって前記中央演算処理装置の内部 論 理 回 路 を 直 接 制 御 し て 前 記 中 央 演 算 処 理 装 置 か ら 前 記 スクランブル装置にデータを出力し、前記スクランブル 装置は前記中央演算処理装置の出力データを前記第1の ス ク ラ ン ブ ル パ タ ー ン と 異 な る ス ク ラ ン ブ ル パ タ ー ン で ある第2のスクランブルパターンでスクランブルし、ス クランブルしたデータを前記記憶素子に書き込むことが 出来、前記第1の領域及び前記第2の領域を共に切り離 した状態において、前記記憶素子から読み出したデータ を前記スクランブル装置によって前記第2のスクランブ ルパターンでデスクランブルし、デスクランブルしたデ 一夕を前記中央演算処理装置に伝送することが出来ると ともに、前記コネクタに接続した前記外部装置を通じて

前記中央演算処理装置の内部論理回路を直接制御して前記スクランブル装置を介して前記記憶素子に書き込むことが出来ないようにした、ことを特徴とする電子装置である。

本発明は、第1の領域及び第2の領域の切り離し状態に応じてスクランブル装置のスクランブルパターン及びデスクランブルパターンのモードを切替えることが出来、かつEEPROMへの書き換え可能回数を制限することが出来る電子装置を実現するという作用を有する。

第3者は第1のスクランブルパターンを知らないため、EEPROMを基板から外して、PROMライター等を用いて直接データをEEPROMに書き込むことが出来ない。

これにより、本発明は、EEPROMのデータの書き換えが困難な電子装置を実現するという作用を有する。

工場で効率よくEEPROMにデータを書き込んで製造された電子装置を、第1の領域を切り離して出荷する。第1のスクランブルパターンでスクランブルされているEEPROMのデータは、第1のスクランブルパターンでデスクランブルされる。従って、電子装置は正常に動作する。

第3者が市場にある製品に外部装置を接続することによって前記中央演算処理装置の内部論理回路を直接制御し、外部装置から入力したデータを記憶素子に書き込んだ場合にも、前記スクランブル装置は前記中央演算処理

装置の出力データを第2のスクランブルパターンでスクランブルし、スクランブルしたデータを前記記憶素子に書き込む。当該スクランブル装置は記憶素子からデータを読み出して第1のスクランブルパターンでデスクランブルするため、不正書き換えしたデータにより電子装置は動作しない。

基板の領域を切り離してあることを第3者が知っても実際に修復してEEPROMへの書き込みを可能にすることは極めて困難である。

又、EEPROMのデータを書き換える必要が発生した場合には、外部装置をコネクタに接続し、外部装置によりCPUの内部論理回路を直接制御し、EEPROMにデータを書き込む。データは第2のスクランブルパターンでスクランブルされる。そこで、基板の第2の領域を切り離す。これにより、EEPROMのデータは第2のスクランブルパターンでデスクランブルされるため、電子機器は正常に動作する。

なお、第2の領域を切り離した場合にスクランブル装置が第2のスクランブルパターンでデスクランブルする ことは、秘密にしておくことが好ましい。

従って、本発明の電子装置は、2回、外部装置により CPUの内部論理回路を直接制御し、EEPROMにデ ータを書き込むことが出来る。

本発明の請求項25に記載の発明は、前記中央演算処理装置はIEEE1149規格に対応した素子である、

ことを特徴とする請求項20から請求項24のいずれかの請求項に記載の電子装置である。

IEEE1149規格に対応した素子は、外部装置を TAPに接続することにより、CPUの内部論理回路を 直接制御することが出来る。

本発明は、IEEEE1149規格に対応した回路を利用して効率の良く製造できる電子装置を実現し、かつEEPROMのデータが市場で書き換えられる恐れが非常に小さな電子装置を実現するという作用を有する。

発明の新規な特徴は添付の請求の範囲に特に記載したものに他ならないが、構成及び内容の双方に関して本発明は、他の目的や特徴と共に、図面と共同して理解されるところの以下の詳細な説明から、より良く理解され評価されるであろう。

図面の簡単な説明

図1は、本発明の第1の実施例の電子装置のCPU等の構成を示す図である。

図2は、本発明の第2の実施例の電子装置のCPU等の構成を示す図である。

図3は、本発明の第2の実施例、第3の実施例及び第4の実施例における領域が切り離されていることの検出装置の構成を示す図である。

図4は、本発明の第3の実施例の電子装置のCPU等の構成を示す図である。

図5は、本発明の第4の実施例の電子装置のCPU等の構成を示す図である。

図6は、従来の電子装置のCPU等の構成を示す図である。

図7は、JTAG規格対応のCPUを有する電子装置のCPU周辺のブロック図である。

図8は、JTAG規格対応素子の内部構造を示す図である。

図面の一部又は全部は、図示を目的とした概要的表現により描かれており、必ずしもそこに示された要素の実際の相対的大きさや位置を忠実に描写しているとは限らないことは考慮願いたい。

発明の実施をするための最良の形態

以下本発明の実施をするための最良の形態を具体的に示した実施例について図面とともに記載する。

くく実 施 例 1 >>

本発明の第1の実施例を図1を用いて説明する。

図1は、第1の実施例の電子装置におけるJ-CPU 1及びEEPROMを含むブロックを示す。電子装置の 用途及び種類等は任意であるが、第1の実施例の電子装置は、衛星放送の受信機である。

なお、従来の技術で説明したものと実質的に同じ素子及び部品等については同一の符号を用いる。

図 1 において、 1 は背景技術で図 8 を用いて説明した JTAG規格対応素子の構造の C P U (J ー C P U) 、 8 は電気的書き換え可能な不揮発性の記憶素子である E E P R O M、 9 は JーC P U 1 の内部論理回路を直接制御するための外部 装置であるJTAGデバッカ (図示していない。) 外部 装置であるカ T A G コネクタ、 1 0 は J ー C P U 1 や E E P R O M 8 をはじめ多数の電子部品が実装されている 基板で少なくとも4層以上の多層基板、 1 3 は基板 1 0 の切り離しが容易にできるように設けられた V カット である。

図1においてVカット13より左側のJTAGコネクタ9が設けられた領域が切り離し可能な領域を示す。J-CPU1は複数の端子3を備えており、基板10に半田付けされている。複数の端子3のうち7はTestAccess Port(TAP)とよばれるJTAG規格対応素子特有の端子であり、TDI、TDO、TMS、TCK、TRSTの5個の端子からなる。

しかし図 1 の回路構成に限定されるものではなく、 J T A G 規格ではT R S T はオプションとなっているため に、 7 はT D I、 T D O、 T M S 及びT C K の 4 個 の端 子からなる場合もある。

1 1 は J T A G コネクタ 9 と T A P 端子 7 を接続する 5 本又は 4 本 の接続線である。接続線 1 1 は、基板 1 0 の内層 1 4 に形成されている。 1 2 は J - C P U 1 と E EPROM 8 等とを接続するアドレスバス及びデータバスである。アドレスバス及びデータバス 1 2 は、又、J- CPU 1 と他の素子(例えば、シリアルポートLSI等の周辺素子)とを接続している。

なお、JTAGコネクタ9は、一般的にはTAPへの接続線全て(4本又は5本)を含むが、TDIのみ又はTCKのみのようにJTAG回路を動作させるために不可欠な信号(特に、EEPROMにデータを書き込むために不可欠な信号)のみの接続線を含む場合もある。

電子装置を以下の手順で製造する。

Ċ

(1) 切り離し可能な領域を切り離していない状態において、基板に実装されたEEPROM8にプログラムを書き込む。プロクラム書き込みはJTAGコネクタ9にJTAGデバッカを接続し、JTAGデバッカから接続

線11を介してJ-CPU1の制御命令とプログラムを J-CPU1に送る。J-CPU1は制御命令に従い送 られたプログラムを、バス12を介してEEPROM8 に書き込む。

この一連の書き込み動作はJTAGデバッカを用いて J-CPU1の内部論理回路を直接制御できるため実現できる。

(2)プログラム書き込み完了後Vカット13で基板1 0の切り離し可能な領域を切り離す。切り離し可能な領域を切り離した後、完成した電子装置を市場に出荷する。

切り離し可能な領域を切り離した後はJ-CPU1の TAP7に繋がったJTAGコネクタ9がないため、J TAGデバッカを接続できない。これにより、JTAG デバッカでJ-CPU1の内部論理回路を直接制御して EEPROM8にプログラムを書き込むことができなく なり、第3者が不正にEEPROMのプログラムを改造することを防止できる。

また、接続線11(JTAG信号が通る。)が基板1 0の表層に形成されていれば、接続線11を覆っている 保護層を削り取ることにより接続線11を露出させるこ とができる。露出させた接続線11に線材を直接半田付 けし、線材の他端をJTAGデバッカに接続することに より、JTAGデバッカでJ-CPU1の内部論理回路 2を直接制御してプログラムの改造か可能になる。

第1の実施例の電子装置は、接続線11が基板10の内層に形成されているため、接続線11にJTAGデバッカを直接接続することが出来ない。従って、領域を切り離した後は、プログラムを改造することが出来ない。

5本又は4本の接続線11全てが基板10の内層に形成されていても良く、例えば、TDIの接続線のみ又はTCKの接続線のみが基板10の内層に形成されていてもよい。

J-CPU1のチップが例えばQuad Flat Package(QFP)のように基板10に実装された後も端子3に外部より接触可能なパッケージに封じされていれば、端子3に直接JTAGデバッカを接続できるため、JTAGデバッカでJ-CPU1の内部論理回路2を直接制御してプログラムの改造をすることが可能になる。

第1の実施例においては、J-CPU1のチップがB

G A パッケージに封じされており、TAP7にJTAGデバッカを直接接続してプログラムを改造することが出来ない。

第1の実施例の変形においては、J-CPU1のチップは外部から接触できるパッケージ(例えばQFP)に封じされているが、J-CPU1を実装後少なくともTAP7が樹脂封じされている(例えば、TAP7の端子の上に除去が困難な樹脂を塗布し、樹脂を固化させる。)。J-CPU1は基板に実装された状態において、その端子が外部より接触できないように封じされる。従って、このような方法によっても、同様の効果が得られる。

明細書及び特許請求の範囲の記載における「基板に実装された状態において端子が外部より接触できないように封じされている」とは、半導体装置のチップがBGAパッケージ等に封じされている場合、及び半導体装置を基板に実装後その端子を樹脂で覆う等の方法により封じする場合を含む。

くく実 施 例 2 >>

本発明の第2の実施例を図2及び図3を用いて説明する。

図2は、第2の実施例の電子装置におけるJ-CPU 1及びEEPROM8を含むブロックを示す。電子装置の用途及び種類等は任意であるが、第2の実施例の電子 装置は、携帯情報端末である。

なお、従来の技術又は第1の実施例で説明したものと 実質的に同じ素子及び部品については同一の符号を用い、 説明を省略する。

図2において、15はJTAGコネクタ9とJ-CPU1間の信号を中継する第1の中継装置、16は基板10の切り離し可能な領域が切り離されているか否かを検出するために切り離し可能な領域まで引き出された切り離し監視線である。領域が切り離されているか否かを検出する検出装置は、切り離し監視線16を含む。切り離し監視線16は、基板10の内層に形成されている。

図3を用いて、切り離し監視線16を含む検出装置が基板10の切り離し可能な領域が切り離されているか否かを検出する方法を説明する。切り離し監視線16の一端は基板10の切り離し可能な領域でグラウンドに接続され、他方は中継装置15に接続され、中継装置15内部で電圧検出部と、抵抗を介して電源に接続されている。検出装置は、切り離し監視線、抵抗及び電圧検出部等を含む。

切り離し可能な領域が切り離されていない場合は切り離し監視線16の電圧はグラウンドと等しくなり(0 V)、切り離された後は電源電圧(例えば+5 V)と等しくなる。中継装置15内部の電圧検出部はこの切り離し監視線16の電圧を検出する。

. 切り離し監視線16の電圧が0Vであることを電圧検

出部が検出した場合は、中継装置15は接続線11(JTAGコネクタ9とJーCPU1のTAP7とを接続する接続線で、JTAG信号が通る。)を接続する。外部装置(JTAGデバッガ)をJTAGコネクタ9に接続し、外部装置からJーCPU1にJTAG信号を伝送し、JーCPU1の内部論理回路を直接制御してEEPROM8にデータ(プログラム)を書き込むことが出来る。

切り離し監視線 1 6 の電圧が 5 V の場合は、中継装置1 5 は接続線 1 1 を遮断する。外部装置から J - C P U1 に J T A G 信号を伝送出来ない。そのため、E E P RO M のデータを書き換えることが出来ない。

中継装置15は接続線11を全て(4本又は5本) 遮断してもよく、TDIのみ、又はTCKのみ遮断してもよい。

電子装置を以下の手順で製造する。

(1) 切り離し可能な領域を切り離していない状態において、基板に実装されたEEPROM8にプログタタほよびログタタタはJTAGデバッカを接続し、JTAGデバッカを接続してJーCPU1の制御命令とプログラムをJーCPU1に送る。JーCPU1におかっつ。 はのからに従って、送られたプログラムをバス12を動作はJTAGデバッカを用いてJ-CPU1の内部論理回路を直接制御できるため実現できる。

(2) プログラム書き込み完了後 V カット 1 3 で基板 1 0 の切り離し可能な領域を切り離す。切り離し可能な領域を切り離す。切り離し可能な領域を切り離した後、完成した電子装置を市場に出荷する。

切り離し可能な領域を切り離した後は中継装置15が接続線11を遮断するため、JTAGデバッカによりJ-CPU1の内部論理回路を直接制御してEEPROM8にプログラムを書き込むことができない。これにより、第3者が不正にEEPROMのプログラムを改造することを防止できる。

もし、切り離し監視線16が基板10の表層に形成されていれば、基板10の切り離し可能な領域が切り離れた後、切り離し監視線16を覆っている保護層を削り取ることにより切り離し監視線16を露出させること接りの他端をグラウンドに接続するといるできる。できる。できる。ながの他端をグラウンドに接続するといれて正な改造を行うことにより、中継装置15が接続線11を接続する。これにより、JTAGデバッカでJーCE

第1の実施例の電子装置は、切り離し監視線16が基板10の内層に形成されているため、上記のような不正な改造が出来ない。従って、領域を切り離した後は、プログラムを改造することが出来ない。

同様に、中継装置 1 5 と J - C P U 1 との間の接続線 1 1 も基板 1 0 の内層 1 4 に形成されているために、中 継装置15とJ-CPU1との間の接続線11に直接JTAGデバッカを接続することができない。これにより、プログラムの改造を防止できる。

さらに、J-CPU1及び中継装置15のチップがBGAパッケージに封じされているため、これらの素子を基板に実装後はそれらの端子3に外部から接触できない。従って、J-CPU1または中継装置15のJTAG信号線の端子に直接JTAGデバッカを接続してプログラムを改造することが出来ない。

他の実施例においては、J-CPU1及び中継装置15のチップは外部から接触できるパッケージが中継装置15を実装後少なくともJTAG信号線の場子を樹脂なける。(例えば、TAP7の端子の上におが困難はなける。)。J-CPU1を塗布し、樹脂を固化させる。)。J-CPU1その場合を装置15は基板に実装された状態においる。従ってが外部より接触できないように封じされる。である。

〈〈実施例3〉〉

本発明の第3の実施例を図4を用いて説明する。

図4は、第3の実施例の電子装置におけるJ-CPU 1及びEEPROMを含むブロックを示す。電子装置の用途及び種類等は任意であるが、第3の実施例の電子装置は、複写機である。 なお、従来の技術、第1の実施例又は第2の実施例で 説明したものと実質的に同じ素子及び部品については同 一の符号を用い、説明を省略する。

図4において、19は検出装置と中継装置を有する第2の中継装置である。検出装置は、基板10の切り離し可能な領域が切り離されているかを検出し、検出結果を第2の中継装置19が有する中継装置20中継装置17に伝送する。第2の中継装置19が有する中継装置は、検出装置の検出結果に従ってJTAGコネクタ9とJ-CPU1間の接続線111(JTAGコネクタ9とJ-CPU1間の接続線111(JTAGコネクタ9とJ-CPU1のTAPとを接続する接続線で、JTAG信号が通る。)を接続もしくは遮断する。

17はJ-CPU1からEEPROM8に伝送されるデータをスクランブルし、かつEEPROM8からJ-CPU1に伝送されるデータをデスクランブルする第1のスクランブル装置である。12aはデータバス、12bはアドレスバス、12cはスクランブルが施されたデータバスで、18は少なくとも第2の中継装置19とスクランブル装置17を含む第1の半導体装置である。

第2の中継装置19の機能は、検出結果をスクランブル装置17に伝送することを除いて、第2の実施例の中継装置15と同様である。

検出装置は、図3に示す第2の実施例と同じである。 従って、切り離し可能な領域が切り離されていない場合 は、切り離し監視線16はグラウンドに接地されており、 切り離し監視線16の電圧は0Vである。切り離し可能な領域が切り離された場合は、切り離し監視線16の電圧は電源電圧(例えば+5V)である。

基板10の切り離し可能な領域が切り離されていない場合には、検出基板10の切り離し可能な領域が切り離して領域が切り離している。 切り離されていないとを切り離し監視線16によってな検出し、第2の中継装置19に含まれる中継装置ないのを示す検出信号(以下、第1の検出信号という。ととする。第2の中継装置19に含まれる中継装置19に含まれる中継装置19に含まれる中継装置19に含まれる中継装置19に対する。

は、アクラカル 装置 1 7 で W 2 で A 3 で A 3 で

基板 1 0 の 切り離し可能な領域が切り離されている場合には、検出装置はスクランブル装置 1 7 に対し第 2 の検出信号を伝送する。

スクランブル装置17が第2の検出信号を入力する場合には、スクランブル装置17はEEPROM8へのデータの書き込みを行わない。具体的には、例えば、スクランブル装置17がJ-CPU1とEEPROM8との全ての接続線を遮断すること、又はJ-CPU1からEEPROM8に伝送するライトストローブ信号を遮断すること、又はEEPROM8のイネーブル端子(又はチップセレクト端子)をディスエーブルにする等により、EEPROM8へのデータ書き込みが禁止される。

電子装置を以下の手順で製造する。

(1) 切り離し可能な領域を切り離していががまにおいて、基板に実装されたEEPROM8にプロクタの活動であるが、カカを接続してアカカから近れの中継装置19を介してアリーCPU1の制御のもではある。スクランプルを置17の割かにはある。スクランプルを置17の対の対象にある。スクランプルでプログラムは、下でアリカを関でではないがである。。またの一連の書き込み動作は50mの内部論理回路を買が、カを用いてJーCPU1の内部論理回路を

御できるため実現できる。

(2) プログラム書き込み完了後 V カットで基板の切り離し可能な領域を切り離す。切り離し可能な領域を切り離して後、完成した電子装置を市場に出荷する。

切り離し可能な領域を切り離した後は、中継装置19が接続線11を遮断しかつスクランプル装置17がデータをEEPROM8に書き込まないため、JTAGデバッカによりJ-CPU1の内部論理回路を直接制御とてといったより、できるの書き込み禁止のみでもよい。)。これにより、第3本が不正にEEPROMのプログラムを改造することを防止できる。

動作上不可欠な他の回路は任意であり、実際の装置の内部構成に依存して不可欠であるか否かが決まるが、例えばRAM、拡張入出力端子、シリアル入出力装置等である。

E E P R O M 8 を基板から取り外し、E E P R O M 8 のプログラムをPROMライター等を用いて書き換え、 プログラムを書き換えたEEPROM8を再び基板に取 り付けるという不正な改造が行われる可能性がある。し かし、第3者はスクランブル装置17のスプランブルパ タ ー ン を 知 ら な い た め 、 第 3 者 は 、 秘 密 の ス ク ラ ン ブ ル パターンでスクランブルされたプログラムを E E P R.O M8に書き込むことが出来ない。従って、スクランブル されていないデータ等をEEPROMに書き込むことに よって不正な改造を行っても、電子装置は動作しない。 さらに、 J - C P U 1 及び半導体装置 1 8 のチップが BGAパッケージに封じされているため、これらの素子 を基板に実装後はそれらの端子に外部から接触できない。 従って、 J - C P U 1 又 は 半 導 体 装 置 1 8 の J T A G 信 号線の端子に直接JTAGデバッカを接続等してプログ ラムを改造することが出来ない。

他の実施例においては、J-CPU1及び半導体装置 18のチップは外部から接触できるパッケージ(例えば QFP)に封じされているが、J-CPU1及び半導体 装置18を実装後少なくともJTAG信号線の端子及び J-CPU1からEEPROM8に伝送されるライトス トローブ信号の端子を樹脂封じする(例えば、端子の上に除去が困難な樹脂を塗布し、樹脂を固化させる。)。 J-CPU1及び半導体装置18は基板に実装された状態において、その端子が外部より接触できないように封じされる。従って、このような方法によっても、同様の効果が得られる。

もし、切り離し監視線16が基板10の表層に形成成されていれば、基板10の切り離し可能なる保護層を削りれた後、切り離し監視線16を露出させる。とにより切り離し監視線16を露出させる。のとはまする。とはまする。とが可能になる。とが可能をするの改造をすることが可能になる。

第3の実施例の電子装置は、切り離し監視線16が基板10の内層に形成されているため、上記のような不正な改造が出来ない。従って、領域を切り離した後は、プログラムを改造することが出来ない。

同様に、第2の中継装置19とJ-CPU1との間の接続線11も基板10の内層14に形成されているために、第2の中継装置19とJ-CPU1との間の接続線11に直接JTAGデバッカを接続することができない。これにより、プログラムの改造を防止できる。

〈〈実施例4〉〉

本発明の第4の実施例を図5を用いて説明する。

図5は、第4の実施例の電子装置におけるJ-CPU 1及びEEPROMを含むプロックを示す。電子装置の用途及び種類等は任意であるが、第4の実施例の電子装置は、セットトップボックスである。

なお、従来の技術、第1の実施例、第2の実施例又は 第3の実施例で説明したものと実質的に同じ素子及び部 品については同一の符号を用い、説明を省略する。

図5において、基板10は第1の切り離し可能な領域と第2の切り離し可能な領域を有する。16a及び16bはそれぞれ基板10の第1の切り離し可能な領域及び第2の切り離し可能な領域が切り離されているかかを検出する監視線である。図3の監視線(第2の実施例)と同様に、監視線16aは基板10の第1の切り離し可能な領域内でグラウンドに接続されており、監視線16bは基板10の第2の切り離し可能な領域内でグラウンドに接続されている。

2 2 は切り離し監視線 1 6 a を用いて、基板 1 0 の第 1 の切り離し領域が切り離されているか否かを検出する 第 1 の検出装置、 2 3 は切り離し監視線 1 6 b を用いて、 基板 1 0 の第 2 の切り離し領域が切り離されているか否 かを検出する第 2 の検出装置である。第 1 の検出装置及 び第 2 の検出装置は、図 3 (第 2 の実施例)と同様の構

) ~

成をしており、電源(+5 V)と第1の監視線又は第2の監視線との間に接続された抵抗と電圧検出部を含む。

2 0 は 2 種類のスクランブルパターンと 2 種類のデスクランブルパターンを有する第 2 のスクランブル装置である。 2 1 は少なくとも第 1 の検出装置 2 2 と第 2 の検出装置 2 3 と第 2 のスクランブル装置 2 0 とを含む第 2の半導体装置である。

第1及び第2の切り離し可能な領域がともに切り離されていない場合について説明する。

第1の検出装置22及び第2の検出装置23が、切り離し監視線16a及び16bがグラウンドに接続されていることをそれぞれ検出し、検出結果を第2のスクランブル装置20 はスクランブルパターンを第1のスクランブルパターンに設定し、デスクランブルパターンを第1のデスクランブルパターンに設定する。

外部装置(例えばJTAGデバッガ)をJTAGコネクタ9に接続し、外部装置によりJ-CPU1の内部論理回路を直接駆動し、EEPROM8にプログラムを書き込む場合には、スクランブル装置20はJ-CPU1が出力するデータを入力し、入力したデータを第1のスクランブルパターンでスクランブルし、スクランブルしたデータをEEPROM8に書き込む。

スクランブル装置20は、EEPROM8から読み出したデータを入力し、入力したデータを第1のスクラン

ブルパターンでデスクランブルし、デスクランブルした データを J - C P U 1 に伝送する。

つぎに第 1 の切り離し可能な領域が切り離されており、かつ第 2 の切り離し可能な領域が切り離されていない場合について説明する。

切り離し監視線16aの電圧が+5V(第1の領域が切り離されている状態)であることを第1の検出装置22が検出し、切り離し監視線16bの電圧が0V(第2の領域が切り離されていない状態)であることを第2の検出装置23が検出し、それぞれの検出結果が第2のスクランブルま置20に伝送される。第2のスクランブルパターンに設定する。

外部装置(例えばJTAGデバッガ)をJTAGコネクタ9に接続し、外部装置によりJ-CPU1の内部論理回路を直接駆動し、EEPROM8にプログラムを書き込む場合には、スクランブル装置20はJ-CPU1が出力するデータを入力し、入力したデータを第2のスクランブルし、スクランブルしたデータをEEPROM8に書き込む。

スクランブル装置 2 0 は、 E E P R O M 8 から読み出したデータを入力し、入力したデータを第 1 のスクランブルパターンでデスクランブルし、デスクランブルしたデータを J - C P U 1 に伝送する。

つぎに第1及び第2の切り離し可能な領域が切り離されている場合について説明する。

切り離し監視線16a及び16bの電圧がともに+5 V(領域が切り離されている状態)であることを第1の 検出装置22及び第2の検出装置23が検出する。それ ぞれの検出結果が第2のスクランブル装置20に伝送される。第2のスクランブル装置20はEEPROM8へ の書き込みデータ及びEEPROM8へのライトストローブ信号が通る経路を遮断し、デスクランブルパターン を第2のデスクランブルパターンに設定する。

従って、外部装置(例えばJTAGデバッガ)をJTAGコネクタ9に接続し、外部装置によりJ-CPU1の内部論理回路を直接駆動しても、EEPROM8にデータを書き込むことが出来ない。

スクランプル装置 2 0 は、EEPROM 8 から読み出したデータを入力し、入力したデータを第 2 のスクランプルパターンでデスクランプルし、デスクランブルしたデータを J - C P U 1 に伝送する。

すなわち、第1及び第2の切り離し可能な領域がともに切り離されていない場合は、JTAGコネクタ9に接続したJTAGデバッカより接続線11を介してJ-CPU1に送られたEEPROM8のプログラムはデータバス12aで第2のスクランブル装置20に入力され、第1のスクランブルパターンでスクランブルされ、データバス12cでEEPROM8に書き込まれる。EEP

R O M 8 から読み出されたデータはデータバス1 2 c で第 2 のスクランブル装置 2 0 に入力され、第 1 のデスクランブルパターンに従いデスクランブルされ、データバス1 2 a でスクランブルされていないデータがJ-CPU1 に入力される。そのため、この場合には無制限の回数、プログラム改造が可能である。

第1の切り離し可能な領域のみが切り離された状態でプログラムの書き換えを実行すると、第2のスクがEEカルパターンに従ってカンカルを置2の分がらられるため、EEPRのM8からデスクラとはスクランがを置2のが第2のがあり、このが第2の切りででない。第2のの切りででない。第2のの切りででであり、ないののないのででであり、ないのでない。でででありない。第2のの後はEEPROM8でかいます。カンカークを書き換えることが出来ない。

第4の実施例の電子装置は、プログラムの無制限回数の書き換え、1回のみのプログラムの書き換え、プログラムの書き換え、プログラムの書き換え、プログラムの書き換え禁止の各状態を実現できる。これにより、不正なプログラム改造を防止出来るとともに、必要な場合には電子装置のEEPROM8のデータを書き換えることが出来る。

電子装置を以下の手順で製造する。

(1) 切り離し可能な領域を切り離していない状態にお

(3) もし製品を市場に出荷した後にプログラムの書き換えが必要になれば、サービスステーションにおいて(1) と同様の手順でEEPROMにデータを書き込み、その後第2の切り離し可能な領域を切り離す。その後、電子装置を市場に送り返す。

第3者がJTAGコネクタ9にJTAGデバッガを接続し、JTAGデバッガによりJ-CPU1の内部論理回路を直接制御し、JTAGデバッガが送出するデータをEEPROM8に不正に書き込むことが考えられる。しかし、スクランブル装置20は入力されたデータを第

2 のスクランブルパターンでスクランブルし、スクランブルされたデータをEEPROM8に書き込む。又、EEPROM8 から読み出されたデータはスクランブル装置 2 0 によって第 1 のスクランブルパターンでデスクランブルされる。従って、電子機器は動作しない。

第 2 の 領 域 を 切 り 離 す こ と に よ り ス ク ラ ン ブ ル 装 置 2 0 が 第 2 の ス ク ラ ン ブ ル パ タ ー ン で デ ス ク ラ ン ブ ル す る こ と は 秘 密 で あ る こ と が 好 ま し い 。

万一、第3者がこの秘密を知った場合にも、EEPR 〇Mのデータの書き換えは1回しか出来ない。第3者が 不十分な情報に基づいて改造プログラムを作成し、1回 のデータ書き換えで電子装置を正常に動作させることは 一般に極めて困難である。

もし、何らかの理由により、市場にある製品のEEPROMのプログラムを書き換える必要がある場合は、JTAGデバッガを使ってJ-CPU1の内部論理回路を直接制御し、第2のスクランブルパターンでスクランブルされたデータをEEPROM8に書き込むことが出来る。書き込んだ後、第2の領域を切り離すことにより、電子装置は正常に動作する。

第2の切り離し可能な領域を切り離した後は、スクランブル装置20がデータバス12aと12cとの接続を遮断等するため、その後は第3者が不正にEEPROMのプログラムを改造することが極めて困難になる。

第4の実施例においては、第2の半導体装置21が、

第1の検出装置22と第2の検出装置23と第2のスクランブル装置20と電子装置の動作上不可欠な他のりりない。もし、半導体装置21を基板10からPU1を合うクランブル装置20をバイパス12cアリカをで直接をよるには、JTACデバス12c使用来がでで直接をした場合には、JTACデバンとを用来ででででであるが、半導体装置21が取り外されておきでするが、半導体装置21が取り外されておきでででであるが、半導体装置21が取り外されておきでででであるが、半導体装置21が取り外されておきでででな他の回路がなく、電子装置の動作上不可欠な他の回路がなくに動作しない。

EEPROM8を基板から取り外し、EEPROM8 のプログラムをPROMライター等を用いて書き換え、取 プログラムを書き換えたEEPROM8を再び基板に取り付けるという不正な改造が行われる可能性があるプランプル装置20の第1ののススストランプルパターンを知らないため、第3者はののをEE アスクランブルされたプログランランプルパターンでスクランブルパターンでスクランブルまない。従って、上記の不正な改造を行っても、電子装置は動作しない。

もし、切り離し監視線16a又は16bが基板10の表層に形成されていれば、基板10の切り離し可能な領域が切り離された後、切り離し監視線16a又は16bを覆っている保護層を削り取ることにより切り離し監視線16a又は16bを露出させることができる。露出させた切り離し監視線16a又は16bに線材を直接半田

付けし、線材の他端をグラウンドに接続するという不正な改造を行うことにより、第1の検出装置22又は第2の検出装置23は第1の領域又は第2の領域が切り離されていない状態を示す検出信号を出力する。これにより、JTAGデバッカでJ-CPU1の内部論理回路2を直接制御してEEPROM8のプログラムの改造をすることが可能になる。

第4の実施例の電子装置は、切り離し監視線16a及び16bが基板10の内層に形成されているため、上記のような不正な改造が出来ない。従って、第1の領域を切り離した後はプログラムを改造することが困難であり、第1の領域及び第2の領域を切り離した後はプログラムを改造することが出来ない。

これにより、プログラムの改造を防止できる。

図5の構成を有する他の実施例を説明する。

第 1 の領域及び第 2 の領域が切り離されていない場合は、スクランブル装置 2 0 は、J-CPU 1 が出力するデータを第 1 のスクランブルパターンでスクランブルし、スクランブルしたデータを E E P R O M 8 に伝送する。 又、スクランブル装置 2 0 は、E E P R O M 8 から読み出したデータを第 1 のスクランブルパターンでデスクランブルしたデータをJ-CPU 1 に伝送する。

第1の領域が切り離されており、かつ第2の領域が切り離されていない場合は、スクランブル装置20は、J

- C P U 1 が出力するデータを第 2 のスクランブルパターンでスクランブルし、スクランブルしたデータをE E P R O M 8 に伝送する。又、スクランブル装置 2 0 は、E E P R O M 8 から読み出したデータを第 2 のスクランブルル・デスクランブルし、デスクランブルしたデータを J - C P U 1 に伝送する。

第 1 の領域及び第 2 の領域が切り離されている場合は、スクランブル装置 2 0 は、J-CPU1のライトストローブ信号が通る経路を遮断する。又、スクランブル装置 2 0 は、EEPROM8から読み出したデータを第 2 のスクランブルパターンでデスクランブルし、デスクランブルしたデータをJ-CPU1に伝送する。

本発明により、工場で電子装置を製造する時には、JTAGデバッガ等の外部装置を使用して、効率は当日で、効率を直接制御して、効を直接制御して、効を書き込む。)を書き込む。)を書き込む。)を書き込むの検出等を迅速かつ確認をである。EEPROMへのデータの書き込むで発える。EEPROMへのデータの書き扱が電子装置にJTAGデバッガ等の外部装置を接続して来なくする。

本発明によれば、効率の良い電子装置の製造方法を実現し、かつ製造された電子装置のEEPROMに記憶されたデータが市場で書き換えられる恐れが非常に小さな

電子装置の製造方法を実現するという有利な効果が得られる。

本発明により、市場で第3者がCPU等の端子又は基板の接続線等に線材を直接半田付けし、当該線材の他端をJTAGデバッガ等の外部装置の端子に接続等して不正に内部のEEPROMのデータを書き換えることを、出来なくする。

本発明によれば、製造された電子装置のEEPROMに記憶されたデータが市場で書き換えられる恐れがさらに小さな電子装置の製造方法を実現するという有利な効果が得られる。

本発明の電子装置の製造方法においては、さらに、EEPROMにスクランプルされたデータが書き込まれており、第3者はスクランブルパターンが分からないため、第3者がEEPROMを取り外して、PROMライター等を使用してデータを書き換えることが出来ない。

本発明によれば、効率の良い電子装置の製造方法を実現し、かつ製造された電子装置のEEPROMに記憶されたデータが市場で書き換えられる恐れが非常に小さな電子装置の製造方法を実現するという有利な効果が得られる。

本発明によれば、さらに、基板の領域を切り離すことによりEEPROMに書き込まれるデータのスクランブルパターンを変更することが出来る電子装置を実現できるという有利な効果が得られる。しかも、いったん領域

を切り離した状態においては、スクランブル装置がデスクランブルするスクランブルパターンと、スクランブルパターンは、第3者が不正にデータを書き込むことが非常に困難である。また、秘密の第2の領域を切り離す等の方法により、EEPROMのデータを書き直すことが可能になる。

本発明によれば、効率の良い電子装置の製造方法を実現し、かつ製造された電子装置のEEPROMに記憶されたデータが市場で書き換えられる恐れが非常に小さい電子装置の製造方法を実現するという有利な効果が得られるとともに、製造された電子装置のEEPROMに記憶されたデータを後で書き換えることが出来る電子装置の製造方法を実現するという有利な効果が得られる。

本発明によれば、IEEEI1149規格に対応した回路を利用して効率の良い電子装置の製造方法を実現し、かつ製造された電子装置のEEPROMに記憶されたデータが市場で書き換えられる恐れが非常に小さな電子装置の製造方法を実という有利な効果が得られる有する。

本発明の電子装置は、外部装置(例えばJTAGデバーッカ)によってCPUの内部論理回路を直接制御して効率よくEEPROMにデータ(プログラム等を含む。)を書き込むことが出来、かつその後領域を切り離すことにより、EEPROMのデータの書き換えを防止できる電子装置である。

本発明により、工場で電子装置を製造する時には、」

TAGデバッガ等の外部装置を使用してCPU(例えばJ-CPU)の内部回路を直接制御して、効率よさとEPROMにデータ(プログラム等を含む。)を書き込むことが出来、又故障個所の検出等を迅速かつ的確に行うことが出来る。EEPROMへのデータの書き込みを完了後、領域を切り離すことにより、市場で第3者が電子装置にJTAGデバッガ等の外部装置を接続し、不正に内部のEEPROMのデータを書き換えることを出来なくする。

本発明によれば、効率の良い製造が可能な電子装置を実現し、かつEEPROMに記憶されたデータが市場で書き換えられる恐れが非常に小さな電子装置を実現すという有利な効果が得られる。

本発明においては、さらに、EEPROMにスクランブルされたデータが書き込まれており、第3者はスクランブルパターンが分からないため、第3者がEEPROMを取り外して、PROMライター等を使用してデータを書き換えることが出来ない。

本発明によれば、効率の良い製造が可能な電子装置を実現し、かつEEPROMのデータが市場で書き換えられる恐れが非常に小さな電子装置を実現するという有利な効果が得られる。

本発明によれば、さらに、基板の領域を切り離すことによりEEPROMに書き込まれるデータのスクランブルパターンを変更することが出来る電子装置を実現する

という有利な効果が得られる。

又、いったん領域を切り離した状態においては、スクランプル装置がデスクランブルするスクランブルパターンが異なる電子装置においては、第3者が不正にデータを書き込むことが非常に困難である。また、秘密の第2の領域を切り離す等の方法により、EEPROMのデータを書きすことが可能になる。

本発明によれば、効率の良い製造が可能な電子装置を実現し、かつEEPROMのデータが市場で書き換えられる恐れが非常に小さい電子装置を実現するという有利な効果が得られるとともに、EEPROMのデータを後で書き換えることが出来る電子装置を実現するという有利な効果が得られる。

本発明の電子装置は、さらに、基板の領域を切り離すことによりEEPROMに書き込まれるデータのスクランプルパターンを変更することが出来、かつそれぞれのスクランプルパターンで何回でもEEPROMのデータの書き換えをすることが出来る電子装置を実現する。

本発明は、視聴者の毎月の視聴記録等の何回も書き直す必要があるデータを、不正に書き換えることが困難なの電子装置を実現する。

第3者は第1のスクランブルパターンを知らないため、 EEPROMを基板から外して、PROMライター等を 用いて直接データをEEPROMに書き込むことが出来 ない。

又、不正にデータを書き換えられたと判断した場合には、基板の領域を切り離すことにより、スクランブルパターンを変更することが出来る。

本発明によれば、EEPROMのデータの書き換えが困難な電子装置を実現すという有利な効果が得られる。

本発明によれば、第1の領域及び第2の領域の切り離し状態に応じてスクランブル装置のスクランブルパターン及びデスクランブルパターンのモードを切替えることが出来、かつEEPROMへの書き換え可能回数を制限する(1回だけの書き換えが可能である。)ことが出来る電子装置を実現すという有利な効果が得られる。

本発明によれば、IEEEE1149規格に対応した回路を利用して効率の良く製造できる電子装置を実現し、かつEEPROMのデータが市場で書き換えられる恐れが非常に小さな電子装置を実現という有利な効果が得られる。

発明をある程度の詳細さをもって好適な形態について 説明したが、この好適形態の現開示内容は構成の細部に おいて変化してしかるべきものであり、各要素の組合せ や順序の変化は請求された発明の範囲及び思想を逸脱す ることなく実現し得るものである。

産業上の利用可能性

本 発 明 は 、 I E E E s t d 1 1 4 9 . 1 - 1 9 9

O S t a n d a r d T e s t A c c e s s P o r t a n d B o u n d a r y - S c a n A r c h i t e c t u r e 規格等に対応する中央演算処理装置によって制御される電子装置に利用することが出来、特に、記憶素子に格納しているデータ(中央演算処理装置の動作プログラム、暗号キー、及び顧客識別子(ユーザIDコード)等を含む。)の不正改造を防止するのに適している。

請求の範囲

1. 切り離し可能な領域を有する基板であって、中央演算処理装置と、電気的書き換え可能な不揮発性の記憶素子と、前記領域に取り付けられたコネクタとを備えた基板を有し、かつ前記領域を切り離した状態において前記中央演算処理装置の内部回路を直接制御して前記記憶素子にデータを書き込むことが出来ない電子装置の製造方法であって、

前記コネクタに外部装置を接続して前記中央演算処理装置の内部論理回路を直接制御し、前記記憶素子にデータを書き込む書き込みステップと、

前記書き込みステップの後に、前記領域を切り離す切り離しステップと、

を有することを特徴とする電子装置の製造方法。

2. 前記中央演算装置が、前記基板に実装された状態において前記中央演算処理装置の端子が外部より接触できないように封じされている、

ことを特徴とする請求項1に記載の電子装置の製造方法。

3. 前記基板が少なくとも4層以上の多層基板であって、前記中央演算処理装置と前記コネクタとを接続する 少なくとも1本の接続線は前記基板の内層に形成されて いる、

ことを特徴とする請求項1に記載の電子装置の製造方法。

前記コネクタに外部装置を接続して前記中央演算処理装置の内部論理回路を直接制御し、前記記憶素子にデータを書き込む書き込みステップと、

前記書き込みステップの後に、前記領域を切り離す切 り離しステップと、

を有することを特徴とする電子装置の製造方法。

5 . 前記中央演算装置及び前記中継装置が、前記基板に実装された状態において前記中央演算処理装置の端子

及び前記中継装置の端子が外部より接触できないように封じされている、

ことを特徴とする請求項4に記載の電子装置の製造方法。

6. 切り離し可能な領域を有する基板であって、中央 演算処理装置と、電気的書き換え可能な不揮発性の記憶 素子と、コネクタと、少なくとも1本の前記コネクタの 端子と少なくとも1本の前記中央演算処理装置の端子と を接続する中継装置と、スクランブル装置と、前記領域 が切り離されているか否かを検出する検出装置とを備え た基板を有し、かつ、

前記領域を切り離していない状態において、前記記憶素子から読み出したデータを前記スクランブルしたデータを前記スクランガルを対したが出来るとと前記の中央演算処理装置の内部論理回路を直接制御にデータを置り、前記記憶素子に書き込むことが出来、

前記領域を切り離した状態において、前記記憶素子から読み出したデータを前記スクランブル装置によってデスクランブルし、デスクランブルしたデータを前記中央

演算処理装置に伝送することが出来るとともに、前記検出装置の出力信号に基づいて、前記スクランブル装置が前記記憶素子にデータを書き込むことが出来ない、

電子装置の製造方法であって、

前記コネクタに前記外部装置を接続することによって前記中央演算処理装置の内部論理回路を直接制御して前記中央演算処理装置から前記スクランブル装置にデータを出力し、前記スクランブルし、スクランブルしたデータを前記記憶素子に書き込む書き込みステップと、前記書き記念を

前記書き込みステップの後に、前記領域を切り離す切り離しステップと、

を有する、ことを特徴とする電子装置の製造方法。

- 7. 前記中継装置、前記スクランブル装置及び前記電子装置の動作上不可欠な他の回路は、1個の半導体装置に含まれることを特徴とする請求項6記載の電子装置の製造方法。
- 8. 前記中央演算処理装置と前記半導体装置とが、前記基板に実装された状態において、前記中央演算処理装置の端子及び前記半導体装置の端子が外部より接触できないように封じされている、

ことを特徴とする請求項7に記載の電子装置の製造方法。

9. 前記領域を切り離した状態において、前記スクランブル装置が前記中央演算処理装置から前記記憶素子に伝送されるライトストローブ信号の線を遮断する、

ことを特徴とした請求項6に記載の電子装置の製造方法。

10. 切り離し可能な領域を有する基板であって、中央演算処理装置と、電気的書き換え可能な不揮発性の記憶素子と、コネクタと、スクランブル装置と、前記領域が切り離されているか否かを検出する検出装置とを備えた基板を有し、かつ、

前記領域を切り離した状態において、前記検出装置の出力信号に基づいて、前記憶素子から読み出したデー

タを前記スクランブルとまで、デスクランブルと、で、アスクランガルし、デスクランガルカーンが出来をで、カランが出来をで、おいて、カランが出来をで、おいて、カランが出来をで、おいて、カランが出来をで、おいいで、は、カランガルをで、は、は、カランガルをで、は、カランガルをで、は、カランガルをで、カランガルと、カランガルと、カランガルと、カランガルと、カランガルと、カランガルと、カランガルと、カランガルと、カランガルと、カランガルと、カラシンで、スクランが出来る、

電子装置の製造方法であって、

前記コネクタに前記外部装置を接続することによって前記中央演算処理装置の内部論理回路を直接制御して前記中央演算処理装置から前記スクランブル装置にデータを出力し、前記スクランブル装置は前記中央演算処理装置の出力データを第1のスクランブルパターンでスクランブルし、スクランブルしたデータを前記記憶素子に書き込む書き込みステップと、

前記書き込みステップの後に、前記領域を切り離す切り離しステップと、

を有する、ことを特徴とする電子装置の製造方法。

11. 前記スクランプル装置、前記検出装置及び前記電子装置の動作上不可欠な他の回路は、1個の半導体装置に含まれることを特徴とする請求項10記載の電子装

置の製造方法。

12. 前記半導体装置が、前記基板に実装された状態において前記半導体装置の端子が外部より接触できないように封じされている、

ことを特徴とする請求項11に記載の電子装置の製造方法。

13. 前記基板は少なくとも4層以上の多層基板であって、前記領域が切り離されているか否かの検出信号が通る線が、前記基板の内層に形成されている、

ことを特徴とする請求項4に記載の電子装置の製造方法。

1 4. 前記基板は少なくとも 4 層以上の多層基板であって、前記領域が切り離されているか否かの検出信号が通る線が、前記基板の内層に形成されている、

ことを特徴とする請求項6に記載の電子装置の製造方法。

15. 前記基板は少なくとも4層以上の多層基板であって、前記領域が切り離されているか否かの検出信号が通る線が、前記基板の内層に形成されている、

ことを特徴とする請求項10に記載の電子装置の製造方法。

16. 前記基板は少なくとも4層以上の多層基板であって、前記中央演算処理装置と前記中継装置とを接続する少なくとも1本の接続線が、前記基板の内層に形成されている、

ことを特徴とする請求項4に記載の電子装置の製造方法。

17. 前記基板は少なくとも4層以上の多層基板であって、前記中央演算処理装置と前記中継装置とを接続する少なくとも1本の接続線が、前記基板の内層に形成されている、

ことを特徴とする請求項6に記載の電子装置の製造方法。

18. 前記基板は少なくとも4層以上の多層基板であって、前記中央演算処理装置と前記中継装置とを接続する少なくとも1本の接続線が、前記基板の内層に形成されている、

ことを特徴とする請求項10に記載の電子装置の製造方法。

19. 前記中央演算処理装置はIEEE1149規格に対応した素子である、ことを特徴とする請求項1から請求項18のいずれかの請求項に記載の電子装置の製造

方法。

20. 切り離し可能な領域を有する基板であって、中央演算処理装置と、電気的書き換え可能な不揮発性の記憶素子と、前記領域にコネクタとを備えた基板を有する電子装置であって、

前記領域を切り離していない状態において、前記コネクタに外部装置を接続することによって前記中央演算処理装置の内部論理回路を直接制御し、前記記憶素子にデータを書き込むことが出来、かつ

前記領域を切り離した状態において、前記中央演算処理装置を制御して前記記憶素子にデータを書き込むことが出来ないようにした、

ことを特徴とする電子装置。

21. 切り離し可能な領域を有する基板であって、中央演算処理装置と、電気的書き換え可能な不揮発性の記憶素子と、コネクタと、少なくとも1本の前記コネクタの端子と少なくとも1本の前記中央演算処理装置の端子とを接続する中継装置と、前記領域が切り離されているか否かを検出する検出装置とを備えた基板を有する電子装置であって、

前記領域を切り離していない状態において、前記コネクタに外部装置を接続することによって前記中央演算処理装置の内部論理回路を直接制御し、前記記憶素子にデ

ータを書き込むことが出来、かつ ...

前記領域を切り離した状態において、前記検出装置の出力信号に基づいて前記中継装置は前記コネクタの端子と前記中央演算処理装置の端子とを接続する少なくとも1本の接続を遮断している故に前記中央演算処理装置の内部回路を直接制御して前記記憶素子にデータを書き込むことが出来ないようにした、

ことを特徴とする電子装置。

22. 切り離し可能な領域を有する基板であって、中央演算処理装置と、電気的書き換え可能な不揮発性の記憶素子と、コネクタと、少なくとも1本の前記コネクタの端子と少なくとも1本の前記中央演算処理装置の端子とを接続する中継装置と、スクランブル装置と、前記領域が切り離されているか否かを検出する検出装置とを備えた基板を有する電子装置であって、

前記記憶素子に書き込むことが出来、

前記領域を切り離した状態において、前記記憶素子から読み出したデータを前記スクランブル装置によってデスクランブルしたデータを前記中央演算処理装置に伝送することが出来るとともに、前記検出装置の出力信号に基づいて前記スクランブル装置が前記記憶素子にデータを書き込むことが出来ないようにした、

ことを特徴とする電子装置。

23. 切り離し可能な領域を有する基板であって、中央演算処理装置と、電気的書き換え可能な不揮発性の記憶素子と、コネクタと、スクランブル装置と、前記領域が切り離されているか否かを検出する検出装置とを備えた基板を有する電子装置であって、

たデータを前記記憶素子に書き込むことが出来、

前記領域を切り離したが能になったので、がいったので、がいったがでは、カーンは、カーンががいた。カーンががいた。カーンががいた。カーンががいた。カーンががいた。カーンががいた。カーンががいた。カーンががいた。カーンが出る。カーシーをできる。カーンが出る。カーシーをできる。カーシーをは、カーシーをできる。カーシーをは、カーシーをは、カーシーをできる。カーシーをは、カーシーをできる。カーシーをは、カーシ

ことを特徴とする電子装置。

2 4 . 切り離し可能な第1の領域及び第2の領域を有する基板であって、中央演算処理装置と、電気的書き換え可能な不揮発性の記憶素子と、スクランブル装置と、前記第1の領域が切り離されているか否かを検出する検出する検出する検出を有する電子装置であって、

前記第1の領域及び前記第2の領域のいずれの領域も切り離していない状態において、前記記憶素子から読み

WO 01/82062


前記第1の領域及び前記第2の領域を共に切り離した状態において、前記記憶素子から読み出したデータを前

記スクランブル装置によって前記第2のスクランブルパターンでデスクランブルし、デスクランブルしたデータを前記中央演算処理装置に伝送することが出来るとともに、前記コネクタに接続した前記外部装置を通じて前記中央演算処理装置の内部論理回路を直接制御して前記スクランブル装置を介して前記記憶素子に書き込むことが出来ないようにした、


ことを特徴とする電子装置。

25. 前記中央演算処理装置はIEEE1149規格に対応した素子である、ことを特徴とする請求項20から請求項24のいずれかの請求項に記載の電子装置。

1/8




2/.8




[図 || ||

3/8




4/8

【図4】




5/8


【図5】




6/8

[図6]





. 8/8



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/03376

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ G06F9/06, G06F1/00					
Asserting to Victorial Potent Classification (TBC) and a both notional alongification and TBC					
	According to International Patent Classification (IPC) or to both national classification and IPC				
B. FIELDS SEARCHED					
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ G06F9/06, G06F1/00					
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926-1996 Jitsuyo Shinan Toroku Koho 1996-2001 Kokai Jitsuyo Shinan Koho 1971-2001 Toroku Jitsuyo Shinan Koho 1994-2001					
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)					
C. DOCU	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.		
Y A	JP 63-276147 A (NEC Corporation 14 November, 1988 (14.11.88)	n), (Family: none)	1-5,19-21 6-18,22-25		
Y A	JP 64-25354 A (NEC Corporation) 27 January, 1989 (27.01.89) (, Family: none)	1-5,19-21 6-18,22-25		
A	JP 63-223850 A (Koatsu Gas Kogy 19 September, 1988 (19.09.88)		1-25		
Further documents are listed in the continuation of Box C. See patent family annex.					
"A" docum conside "E" earlier date "L" docum cited to special "O" docum means "P" docum than th	l categories of cited documents: ent defining the general state of the art which is not cred to be of particular relevance document but published on or after the international filing ent which may throw doubts on priority claim(s) or which is o establish the publication date of another citation or other reason (as specified) ent referring to an oral disclosure, use, exhibition or other ent published prior to the international filing date but later e priority date claimed	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family			
17 0	actual completion of the international search July, 2001 (17.07.01)	Date of mailing of the international sear 24 July, 2001 (24.0°			
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer			
Facsimile No.		Telephone No.			

国際調査報告

国際出願番号 PCT/JP01/03376

発明の属する分野の分類(国際特許分類(IPC))

Int. C17 G06F9/06, G06F1/00

調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl7 G06F9/06, G06F1/00

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1926年-1996年

日本国公開実用新案公報 1971年-2001年

日本国実用新案登録公報

1996年-2001年

日本国登録実用新案公報 1994年-2001年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する	
カラコリー本	引用文献名 及び一部の固別が関連するとさは、その関連する固別の表示	請求の範囲の番号	
Y	JP 63-276147 A (日本電気株式会社) 14.11	1-5, 19-21	
Α	月. 1988 (14. 11. 88) (ファミリーなし)	6-18, 22-25	
Y A	JP 64-25354 A (日本電気株式会社) 27.1月.1	1-5, 19-21	
A	989 (27.01.89) (ファミリーなし)	6-18, 22-25	
A	JP 63-223850 A (高圧ガス工業株式会社) 19.9	1-25	
	月. 1988 (19. 09. 88) (ファミリーなし)		

C欄の続きにも文献が列挙されている。

| パテントファミリーに関する別紙を参照。

- * 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「〇」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

17.07.01

国際調査報告の発送日

24.07.01

国際調査機関の名称及びあて先

日本国特許庁(ISA/JP)

郵便番号100-8915 東京都千代田区段が関三丁目4番3号 特許庁審査官(権限のある職員) 漆原 孝治



5 B 9366

電話番号 03-3581-1101 内線 3546